给超低噪声 µModule 稳压器增加二阶 LC 输出滤波器，可以把输出开关噪声降低 90% 以上，实现接近 LDO 的噪声水平，同时保留开关电源高效率的优势，但很多工程师直接加装 LC 滤波器后容易出现环路振荡、相位裕度不足、瞬态响应变差的问题，核心难点就是要在噪声衰减、环路带宽、谐振阻尼三者之间做好匹配。出现振荡问题，主要是二阶 LC 滤波器引入额外共轭极点，改变了稳压器的输出阻抗特性，如果 LC 谐振频率和环路带宽设置得太近，很容易破坏相位裕度；其次元件选型不对，电容自谐振频率不够、电感缺少阻尼，会放大谐振尖峰；PCB 布局不合理，引线电感会直接改变滤波器实际特性。优化的时候先定好频率分层关系，再依次选 Lf、C1、C2，之后做环路仿真和实测，调整阻尼控制 Q 值，验证阶跃响应和纹波，就能做到噪声大幅压低、环路稳定不震荡，这个方案非常适合射频、高速 ADC、超声成像这类对电源噪声敏感的场景。
一、二阶滤波器核心频率分层规则
- 开关频率 Fs：一般 µModule（如 LTM4702）300kHz~3MHz 可调
- LC 谐振频率 f0：取 Fs 的 1/4~1/5，示例 Fs=2MHz 时 f0 设 400~500kHz
- 环路带宽 BW：取 f0 的 1/4~1/5，示例 f0=424kHz 时 BW≈100kHz
- 设计目标：带宽＜LC 谐振频率＜开关频率，避免极点侵入环路带宽造成失稳
二、元件选型清单
- C2（模块侧输出电容）：靠近 µModule 输出引脚，选用低 ESR 陶瓷电容，容量和原厂参考设计保持一致，用来抑制模块内部开关纹波
- C1（负载侧电容）：优先 0603/0805 MLCC，自谐振频率 SRF 必须高于开关频率，≥3MHz；纹波 RMS 电流容量足够，0603 封装建议≥4A；同时核查直流偏压下容值衰减
- Lf 滤波元件：输出电流＜8A 优先选铁氧体磁珠，自带损耗阻尼，抑制高频尖峰；输出电流＞8A 选用屏蔽功率电感；电感值不能超过模块内置主电感的 10%，电流额定值大于最大负载电流
三、阻尼优化（抑制 LC 谐振尖峰）
| 优化方式 | 做法 | 适用场景 |
|---|---|---|
| 磁珠天然阻尼 | 直接用合适阻抗铁氧体磁珠替代电感 | 8A 以内小电流，射频、高速采样电源 |
| RC 阻尼支路 | LC 节点并联 RC 阻尼网络 | 大电流、必须用功率电感的设计 |
| 选用合适 ESR 电容 | 依靠电容 ESR 增加阻尼，控制 Q≈0.7 | 空间紧张，不想额外增加元件 |
四、PCB 布局布线要点
- C2 紧贴 µModule 输出引脚，接地过孔短而粗，减小引线电感
- Lf 串联在模块输出到负载的主功率路径上，不要分支
- C1 紧贴负载电源引脚，就近下地，让滤波后的干净电源直接给到负载
- 反馈取样点放在 C1 之后、负载侧，保证稳压器采样到滤波之后的电压
- 功率地和信号地单点汇合，避免地环路耦合噪声
五、验证步骤清单
- 仿真：扫 Bode 图，核查相位裕度，目标相位裕度≥45°
- 稳态测试：示波器测输出纹波、RMS 噪声，确认衰减达标
- 瞬态测试：负载阶跃，观察输出是否振荡、恢复时间是否达标
- 扫频测试：确认 LC 谐振峰没有落在环路带宽内
- 高低温全工况复测，避免温度变化带来元件参数漂移导致失稳
六、典型参考案例（LTM4702）
- 输入 12V，输出 1V，开关频率 2MHz
- C2：两颗 100μF 1206 陶瓷电容
- Lf：BLE18PSO80SH1 铁氧体磁珠
- C1：两颗 4.7μF 0603 陶瓷电容
- LC 谐振频率 424kHz，环路带宽 100kHz
- 实测：纹波由 234µV RMS 降到 15µV RMS，带宽基本不变
【相关 FAQ】
问题 1：优化超低噪声 µModule 稳压器二阶输出滤波器，最容易踩坑的地方是什么？
回答 1：优化超低噪声 µModule 稳压器二阶输出滤波器，最常见问题是 LC 谐振频率和环路带宽设置太近，引入额外极点造成环路振荡；其次 C1 自谐振频率低于开关频率、布局走线引入额外寄生电感，会让二阶滤波器降噪失效、谐振尖峰变大。
问题 2：超低噪声 µModule 稳压器二阶输出滤波器，磁珠和屏蔽电感怎么选？
回答 2：超低噪声 µModule 稳压器二阶输出滤波器，负载电流小于 8A 优先选铁氧体磁珠，自带阻尼、抑制高频尖峰；电流超过 8A 选屏蔽功率电感，电感值不能超过模块内置主电感的 10%，同时需要额外增加阻尼支路抑制谐振。
问题 3：超低噪声 µModule 稳压器二阶输出滤波器，反馈取样点放在哪里？
回答 3：超低噪声 µModule 稳压器二阶输出滤波器的反馈取样点，必须放在 C1 之后、负载一侧，也就是滤波网络后端，这样稳压器才能采样经过二阶滤波之后的电压，保证稳压闭环正确，否则稳压点在滤波前，负载侧稳压精度和噪声控制都会变差。
【参考资料】
[2026-07-30]（How to Optimise a Second-Order Output Filter for an Ultralow Noise µModule Regulator）Power Electronics Europe
[2026-01-07]（ADI µModule 稳压器的二阶输出滤波器设计）腾讯云开发者社区
[2025-11-05]（ADI µModule 稳压器的二阶输出滤波器设计 (设计公式推导)）电子工程专辑
[2024-11-01]（如何优化超低噪声 µModule 稳压器的二阶输出滤波器）Analog Dialogue（ADI）
【免责声明】
本文超低噪声 µModule 稳压器二阶输出滤波器优化方案基于 ADI 官方参考设计与公开文献，不同型号 µModule 的环路特性、开关频率范围存在差异；仿真与实测结果受 PCB 布局、元件寄生参数、负载工况影响；本文仅作为电源设计技术参考，不直接替代芯片 datasheet 与环路稳定性仿真验证。
本文来自作者[Rosa52]投稿，不代表诚邦网立场，如若转载，请注明出处：https://www.cbpmc.com.cn/qyzx/202611/757.html
评论列表（4条）
我是诚邦网的签约作者“Rosa52”！
希望本篇文章《超低噪声 µModule 稳压器二阶输出滤波器优化方案，兼顾低噪声与环路稳定》能对你有所帮助！
本站[诚邦网]内容主要涵盖：互联网行业的追踪与探索
本文概览：给超低噪声 µModule 稳压器增加二阶 LC 输出滤波器，可以把输出开关噪声降低 90% 以上，实现接近 LDO 的噪声水平，同时保留开关电源高效率的优势，但很多工程师直接加装 LC 滤波器后容易出现环路振荡、相位裕度不足、瞬态响应变差的问题，核心难点就是要在噪声衰减、环路带宽、谐振阻尼三者之间做好匹配。出现振荡问题，主要是二阶 LC 滤波器引入额外共轭极点，改变了稳压器的输出阻抗特性，如果 LC 谐振频率和环路带宽设置得太近，很容易破坏相位裕度；其次元件选型不对，电容自谐振频率不够、电感缺少阻尼，会放大谐振尖峰；PCB 布局不合理，引线电感会直接改变滤波器实际特性。优化的时候先定好频率分层关系，再依次选 Lf、C1、C2，之后做环路仿真和实测，调整阻尼控制 Q 值，验证阶跃响应和纹波，就能做到噪声大幅压低、环路稳定不震荡，这个方案非常适合射频、高速 ADC、超声成像这类对电源噪声敏感的场景。